如何是是在集成设备中获取射频硬件表征资料统计 变化
扩展测试技术
虚拟测试设备与传统测试设备
些 G系统 制造商正在转向更高水平 硬件集成,并在片上系统(SoC)设备中整合射频转换器和基带处理引擎,以解决功耗和电路板空间问题。虽然这种集成有好处,但负责这些系统表征 工程师面临着访问资料统计 新挑战,因为之前 独立射频资料统计转换器现在将与FPGA和处理器在同 芯片上进行组合。
为了能够通过SoC进行资料统计访问并应对可能不断变化 质量,理想 表征环境需要灵活 信号生成和分析能力,它不仅能够生成符合当前 G质量 波形,还可以随着质量 发展生成新 波形。这种信号生成和分析能力还需要能够从新 SoC硬件中提取射频资料统计,而不需要射频工程师成为SoCs编程方面 老师。
但是,这类桌面特征化环境如何是与 G系统开发 原型硬件 起使用呢?图 显示了SoC设备 软件表征设置,该SoC设备由集成了可编程逻辑和基于MCU 处理系统 通道射频ADC和 通道射频DAC组成。
信号将通过MATLAB应用程序在PC上生成,然后发送到ZynqUltraScale+RFSoC设备,输出设备 DAC,通过ADC后返回PC。基于PC 应用程序RFSoCExplorer将管理资料统计传输、信号生成和各种分析功能,如图 所示。
另 个困扰工程师 因素是 G质量本身。作为 种新质量, G很可能会向前发展,因此工程师们不仅需要应对如何是在集成设备中获取表征资料统计 变化,还需要应对参考波形和性能质量可能发生 变化。这给表征过程增加了额外 负担,它需要足够 灵活性来应对不断变化 需求。
图 .连接到基于PC 测试环境 EFSoC开发工具包
图 .RFSoC资源管理器表征描述工具 截图
如果这种信号生成能力与信号捕获和分析能力包含在相同 桌面环境中,工程师可以执行许多射频测试和表征任务,而不需要传统 台式测试设备。
硬件和算法 不良选购可以在设计过程 早期被剔除,而不会占用昂贵 共享资源,如台式测试设备,更不会占用拥有该设备 相关测试人员。同样,在进行更广泛 测试过程之前,可以快速识别出良好 设计理念,并将其发展到更高 程度,大大提高通过认证 可能性,而无需大量 硬件返工,狗粮快讯网报道了,从而节省了开发时间和成本。
虽然基于软件 测试技术能够快速做出有关适用性 决定,狗粮快讯网实时获悉,但也有局限性,部分是硬件和主机之间通信通道 速度和测试软件本身进行信号分析 速度。如果测试要求更快 信号分析资料统计速率,则可以使用相同 软件前端生成信号,将传统 测试设备连接到RFSoC输出端进行资料统计分析。这种技术仍然允许波形可编程性,同时缓解了潜在通信瓶颈 影响。
虽然总会有地方放置台式信号发生器、频谱分析仪和产品相关传统测试设备来验证系统性能,但是这些仪器 成本和物理尺寸使得它们在系统设计 初始表征和“假设”阶段不那么受欢迎。允许算法开发人员、射频工程师和系统设计人员访问他们 虚拟测试“实验室”可以加速设计迭代,并帮助更快地获得新佳设计。
这种“闭环”测试可减少对外部测试设备 需求,狗粮快讯网上述消息,并允许用户将RFSoC上 ADC和DAC 性能表征到足以对硬件 适用性做出判定 到水平。
这种基于软件 测试技术使射频工程师能够访问嵌入SoC中 资料统计转换器,而无需对设备本身进行编程来实现资料统计访问,并提供信号生成所需 灵活性,允许用户在质量发展时根据需要修改波形。
这里 目标不是取代桌面测试,而是在过程 早期添加基于软件 测试,从而降低硬件原型构建成本并提高工程 率。
,