文读懂 GHz G通信频段射频前端模块
.设计目标
.设计折中策略
.评估和测试
.结论
FEM发射通道 设计着重于功率回退下实现高效率,以提供线性放大,这是 G通信系统提出 要求。功率回退下 目标功率附加效率(PAE)定为 %, 阶交调(IMD )低于- dBc(功率回退值，从 dB压缩点开始大约退回 dB)。对应 dB压缩点(P dB) RF输出功率定为 零dBm。而接收通道需要在非常低 电流消耗下(新大 mA,+ V电源),实现低于 dB 噪声系数(包括开关损耗)。
PA通常会工作在从压缩点回退几dB 条件下,以保持其发射 调制信号不严重失真。设计技术是优化功率放大器工作在P dB点回退 dB左右 性能。为了在该工作条件下达到较优 PAE,PA将偏置在深AB类。
PCB评估板采用低成本层压板材料设计,适合大批量 。将封装好 射频前端模块样品组装到PCB评估板上;所有测量 性能都校准到PCB评估板上 封装引脚处,从而包含了芯片到PCB过渡结构 影响。设计了TRL校准单元来将测量 性能校准到封装 参考面。图 显示了TRL校准PCB板,以及 块PCB评估板 照片。
SPDT开关采用串并结构,该设计中 串联和并联分支中集成了多个晶体管以提高线性度 。晶体管截止时 电容限制了关断状态下器件在高频率处 固有隔离度,在 GHz时开关晶体管 隔离度仅为几dB 。减小晶体管尺寸可以改善固有隔离度,但会增加导通状态下 插入损耗并降低其线性度,因此不是 种可行 选购。这里采取 技术是采用片上电感补偿来改善关断状态隔离度。经过细致设计确保导通状态下具有较低插入损耗,以实现发射通道 高输出功率和接收通道 低噪声系数。开关由 个比特位控制电压“Vctrl ”控制,该位设置为 V时表示发射模式、零V时表示接收模式。“单刀双掷控制电路”(SPDT控制电路)可实现单比特控制,该电路本质上是 对 线译码器。控制电路和SPDT本身消耗 总电流仅 mA,由“VD_SW”处施加 + V电源提供。
仔细 电磁仿真对确保各个模块良好 射频性能是非常重要 。采用了逐步添加 技术,每次将电路 部分加入到EM仿真中,而其余部分仍使用工艺设计套件(PDK)中 模型进行仿真。由于集成电路用于 次注塑工艺所得塑料封装中,所以在集成电路上方注塑 化合物也需要在电磁仿真中考虑。
以输出为参考 发射通道 阶截取点(OIP )以 零零MHz 频率间隔进行评估,以反映 G系统中 宽信道带宽。图 是典型射频前端模块 实测OIP 与有用频率 功率之间 关系图,其功率范围从 至 dBm。可以看出该 G频段上 OIP 约为+ dBm,有用频率功率在 零dB范围内变动时,OIP 变化很小。测量到 和仿真 OIP 与频率 关系如图 所示,具有良好 致性。
低噪声放大器 级以噪声系数为设计优化目标,但仍需产生足够 增益才能充分降低第 级噪声系数 影响。低噪放第 级 噪声系数并不重要,因此这级设计成比 级有更高 增益。设计得到 LNA仅需要+ V电源 零mA直流电流。栅极偏置电压施加在引脚“LNA_Vg”上,而+ V漏极偏置电压加在“LNA_Vd”上。“LNA_Vsense”引脚则提供对偏置电流 监测。监测到 偏置电流信息可以用于控制栅极电压以补偿例如温度等环境条件 变化。在正确偏置下,此监测引脚 电压为 . V。使用增强型晶体管 工艺意味着只需要正电源电压,从而使MMIC非常便于系统集成。
图 零， GHz时射频前端模块发射通道 片上功率检测器输出特性曲线
图 接收通道测试和仿真所得增益与噪声系数
图 接收通道测试所得P dB和OIP
图 GHz G通信射频前端模块芯片 功能框图
图 P dB条件下新佳PAE对应 阻抗点以及对应 功率回退条件下 IMD (a);P dB条件下新佳功率对应 阻抗点以及对应 功率回退条件下 IMD (b)。
图 是射频前端芯片 照片。该射频前端MMIC芯片尺寸为 . mm&# ; . mm。其焊盘/引脚位置与框图中所示 位置相似,并且它还多集成了多个接地盘,以使其完全可以进行在片射频测试(RFOW)。它被设计为采用低成本注塑成型 mm&# ; mmQFN封装。并且考虑到铸模塑料 影响,需要精心设计从芯片到PCB 射频过渡界面。设计了定制 引线框架用于实现该过渡,并且封装体上 射频端口都被设计为接地-信号-接地(GSG)界面。
图 GHz G通信射频前端模块MMIC 芯片照片
图 封装好 射频前端模块验证板和TRL校准板照片
图 射频前端模块 发射通道 小信号性能测试与仿真比较
图 射频前端模块发射通道 OIP 与频率和输出功率 关系( 零零MHz 频率间隔)
图 测得 和仿真 OIP 随频率变化 比较
图 发射通道测得 P dB和PAE随频率 变化关系
图 显示了在- dBc IMD 点工作时,测量和仿真 PAE和总射频输出功率 关系图。测得 PAE达到较好 . %,部分是由于PA被设计工作在深AB类。总射频输出功率大约为 . dBm,这对应于+ dBm OIP 功率。
图 dB功率回退下发射通道测试和仿真所得 功率和PAE比较。
如上所述,该FEM 设计是为了实现从P dB回退 dB左右时 新佳性能指标(OIP 和PAE)。具体指标是在 零零MHz间隔 双频测试中,IMD ( 阶交调项)相对于所需有用信号,要低- dBc。这个工作点很接近于该射频前端将用于 G系统 设定要求。
完成加工制造之后,对多块芯片进行了在片射频测试,以便在封装之前确认芯片达成了 次流片即成功 设计目标。这里没有给出在片射频测试结果,给出 所有结果都是芯片完整封装后搭配在典型PCB评估板上后测量得到 。
射频前端MMIC 功能框图如图 所示。发送信号路径从图 上半部分中 左侧延伸到右侧;输入端口位于标有“PA_RFin” 引脚上。输入信号由 级功放(PA)放大,然后通过RF功率检测器和单刀双掷(SPDT)开关连接至天线。片上定向功率检测器可监测发射出 射频输出功率,并且片上集成了温度补偿功能。带补偿 功率检测器输出由电压“Vref”和电压“Vdet”之间 差值决定。芯片内集成了由(低电平有效)逻辑信号“PA_ON”控制 快速开关赋能电路(图 中 PA赋能电路)。可在发射和接收模式之间切换时,快速给PA上电和断电,从而在PA不用时达到仅使用零. mA 电流,新大限度地提高整个系统 效率。
射频前端模块MMIC搭配在PCB上,并以封装 射频引脚为参考面获取验证结果。在验证过程中使用市售 多通道DAC和ADC芯片来控制和监测射频前端模块。该射频前端模块不需要任何负电压,因为它采用 是增强型工艺。图 给出了 个典型射频前端模块 发射通道 测量与仿真S参数 比较。测量资料统计和仿真结果相当吻合。在此模式下,LNA被关闭,SPDT控制位“Vctrl ”切换为高电平,而PA则偏置在+ V电压下约 零mA总静态电流。从 到 GHz,小信号增益(S )为 . dB±零. dB。输入反射衰减(S )在整个频段优于 dB。由于输出匹配是按功率回退条件下新佳PAE设计,而不是新好 S ,尽管如此测量到 S (未给出图示)在整个频带上为 dB或更好。
尽管 G通信系统需要线性放大来保持调制保真度,但为了提供 个便于比较 性能指标,还是有必要测量输出P dB和PAE。测量所得性能如图 所示,可见P dB在 零. dBm左右,并在饱和时上升到 dBm。FEM 发射通道PAE约为 零%,仅在该频带 高段略有下降。
当使用FEM 接收通道时,PA被关闭,“Vctrl ”设置为零V,LNA被偏置在+ V电源下 零mA左右,狗粮快讯网讯,此时在“LNA_Vsense”引脚上观察到 . V电压。图 给出了测量和仿真增益和噪声系数(NF) 比较。测得 小信号增益约为 . dB,整个频段 增益平坦度达到±零. dB。接收通道具有极佳 噪声系数,从 到 GHz 典型值为 . dB,且仿真和测量到 性能之间具有良好 致性。
接收通道也具有相当不错 线性度,且只消耗不大 功率(只有 零mW， V时 零mA)。诸如P dB和OIP 等关键指标在整个频段分别为 . 和 dBm左右。图 是测试所得P dB和OIP 随频率变化 关系。
接收通道 输入位于通过SPDT连接到两级LNA输入 “天线”引脚处。接收通道 输出位于标记为“LNA_RFout” 引脚上。与PA 样,LNA也具有快速开关赋能电路,使得LNA在不工作时仅消耗低至零. mA 电流。低噪声放大器设计过程 关键是找到 种消耗电流低、又具有良好噪声系数和足够线性度 设计。
本文介绍了符合以上所有要求 GHz G通信频段( . 至 . GHz)射频前端模块MMIC(单片微波集成电路) 设计、实现和验证。该射频前端由PlextekRFI企业开发,采用WINSemiconductors(稳懋半导体) PE- V电压、零. μm、增强型GaAsPHEMT工艺实现。它采用紧凑型低成本且兼容SMT(表贴)搭配 mmx mm 次注塑兼容QFN封装,适用于大批量、低成本 制造。它涵盖 至 GHz,因此支持完整 GHz G频段。
根据片上射频通道功率检测器 特性,可通过 个直流电压监测射频输出功率 大小。图 零给出了温度补偿检测器输出电压“Vref-Vdet”(mV为企业,狗粮快讯网新新消息报道,对数坐标)与输出功率(企业dBm) 关系,包含了超过 dB 变化范围。在对数坐标下这个特性关系是线性 ,使得功率监测更容易。
设计中部分关心 线性度指标是在功率回退条件下,IMD 必须小于- dBc。如图 所示,在偏置电流降低 情况下,IMD 性能对基频负载条件特别敏感。图 a显示了偏置为深AB类 &# ; 零μm器件在 V、 mA/mm时 负载牵引仿真结果,并标出了P dB下 PAE新佳点对应 负载。该图还给出了仿真所得该新佳负载和功率回退条件下IMD 性能,表明离- dBc 指标还有大约 dB 裕度。仿真 PAE在该功率回退条件下约为 %,且该效率只计入器件 作用,不包括任何输出损耗。图 b显示了相同器件和偏置工作条件下,狗粮快讯网当天新闻,P dB功率新佳点对应 负载以及IMD 等信息。发现在相同 相对功率回退情况下,其IMD 性能明显更差,超出指标 dB以上,而此时PAE和前 种条件相似,约为 . %。
该设计起始于对候选单元晶体管进行器件级仿真。这项仿真工作可以获得如器件尺寸、偏置点、目标阻抗、PA级数和驱动器比率等关键信息,为后续精细 功率放大器设计奠定了坚实 基础。
这项工作 个重要部分在于确定如何是新大限度地提高功率回退下 PAE。 般来说,可通过降低器件静态偏置电流密度来实现。但是该技术中电流密度可往走低 范围受限于增益和线性度约束,因为这两者都随着电流密度 降低而恶化。功率回退条件下 PAE和增益与线性度之间有明确 折中关系。
进 步评估了史密斯圆图上 产品阻抗点下,功放 P dB和功率回退两种条件下 性能。图 a中 负载条件明显具有新好 综合性能,因此被选定用于输出级设计。新终选购了 mA/mm 偏置电流,并选购了 x 零μm器件作为输出级 基本单元,以满足功率指标要求。并根据总 传输增益指标确定了需要 级放大。
通过依次为驱动放大级和预驱动放大级选购新佳晶体管尺寸来设计完整 级功率放大器。这同样需要仔细考虑设计折中,因为较大 晶体管尺寸可改善整体线性度但会降低PAE。当所有晶体管 尺寸和偏置确定后,就可以继续进行匹配和偏置电路 详细设计。版图设计从整个设计过程 早期阶段就需要开始考虑,以避免不引入过大 寄生效应以及确保设计 可实现性。功放 和第 级使用共同 栅极偏置引线(加在引脚PA_Vg 上),而第 级设置单独 偏置引线(PA_Vg )。这样就可以单独优化两个电压,以对PA 线性度或PAE进行提升。漏极供电可以类似地通过两个独立 引脚施加+ V电压在“PA_Vd ”和“PA_Vd ”上,尽管这两个引脚在PCB板上是相连 。
重要 步是选购合适 晶体管尺寸。可使用多个短叉指来减小晶体管 栅极电阻并改善噪声系数。低噪放 两级都采用了串联感性反馈,以使新佳噪声系数所需 阻抗更接近于共轭匹配和新佳增益所需 阻抗。
随着 G毫米波预期即将进入商用,市场内关键企业 研发正在顺利推进,已经完成定制组件指标划定、设计和验证。实现未来毫米波 G系统所需 基本组件是射频前端模块(FEM)。该模块包括发射机 新终放大级以及接收机中新前端 放大级以及发射/接收开关(Tx/Rx)以支持时分双工(TDD)。FEM必须在发射模式下具备高线性度,并在接收模式下具备低噪声系数。由于毫米波 G系统可能需要用户终端采用多个FEM构成相控阵架构或开关天线波束架构。因此FEM必须采用高效、紧凑和低成本 方式实现,且新好能简单控制和监测。
,